Digital Design Engineer
고속 링크 기반 인터커넥트 ASIC/IP 설계를 통해 시스템 데이터 흐름과 아키텍처를 정의하고, 성능·지연·대역폭 제약을 해결하며 아키텍처부터 실리콘 구현까지 전 과정을 경험할 수 있습니다.
기본 정보
구분
경력
접수기간
상시
근무지
파네시아 선행실리콘 캠퍼스(대전)
파네시아 사업개발 캠퍼스(서울)
주요 업무
- 고속 인터커넥트 ASIC/IP RTL 설계 및 마이크로아키텍처 구현
- 데이터 패스 및 제어 로직 설계 및 구조 정의
- 성능/전력/면적(PPA) 분석 기반 설계 최적화
- 설계 결과 분석 및 실리콘 디버깅, 기술 문서화
- 검증 및 백엔드 부서와 협업하여 Tape-out 및 품질 확보
지원 자격
- 전기전자/컴퓨터공학 등 관련 전공 또는 이에 준하는 역량
- RTL 설계 관련 3년 이상의 실무 경험 또는 이에 준하는 경험
- Verilog/SystemVerilog 기반 설계 및 시뮬레이션 경험
- 디지털 설계 및 컴퓨터 아키텍처 기반 설계 경험
- 설계 Trade-off 분석 및 문제 해결 경험
우대사항
- 고속 인터커넥트 (PCIe, CXL 등) 설계 경험
- SoC 또는 복잡한 IP 설계 경험
- FPGA 기반 검증 또는 프로토타이핑 경험
- Python/Perl/Tcl 등 자동화 경험
- Tape-out 또는 실리콘 디버깅 경험
채용 절차
STEP 1
지원서 검토
STEP 2
직무 인터뷰
STEP 3
심층 인터뷰
STEP 4
처우 협의
STEP 5
최종 합격
최종합격자의 입사 후 직책, 처우, 수행업무는 본인의 경력 등을 종합적으로 고려하여 협의 후 결정됩니다.
지원 방법
자유 형식의 입사지원서와 경력증명서를 기한 내 다음 링크로 지원 부탁드립니다.
제출 서류
- 자유 형식의 입사지원서
- 경력증명서
- 지원자의 성함, 이메일 주소, 전화번호, 지원하는 공고명 명시
참고 사항
- ·제출 서류에 허위 사실이 확인될 경우 채용이 취소될 수 있습니다.
- ·전형 일정 및 절차는 직무 및 상황에 따라 일부 조정될 수 있습니다.
- ·입사 후 담당 업무는 조직 상황 및 개인의 역량을 고려하여 조정될 수 있습니다.
- ·세부 전형 및 기타 안내사항은 채용 안내 페이지를 참고해 주시기 바랍니다.