“메모리는 더 크게, 지연시간은 그대로” 파네시아, ISCA 2026서 차세대 CXL 컨트롤러 탑재 스위치 기술 공개
Share
파네시아(대표 정명수)가 차세대 CXL* 컨트롤러 및 이를 탑재한 패브릭 스위치** 기술을 국제 학술대회 ISCA 2026에서 발표한다고 29일 밝혔습니다. ISCA(국제 컴퓨터구조 심포지엄)는 컴퓨터 구조 분야를 대표하는 국제 학술대회로, 올해는 6월 27일부터 7월 1일까지 미국 롤리(Raleigh)에서 열립니다.
파네시아가 이번에 선보이는 차세대 CXL 컨트롤러 기반 스위치 기술은, 스위치를 거치지 않고 장치를 CPU에 직접 연결하던 기존 방식 대비 더 많은 장치를 연결해 메모리 확장 규모를 대폭 키우면서도, 유사한 수준의 지연시간과 향상된 시스템 총 성능(대역폭)을 달성한 것이 특징입니다.
*CXL(컴퓨트익스프레스링크): 메모리·가속기·CPU 등 다양한 시스템 장치를 연결하는 차세대 인터커넥트 표준으로, 비용 효율적으로 메모리 용량을 확장하는 데에 최적화 되어있음.
**스위치: GPU, 메모리 등 다양한 시스템 장치들을 연결하는 중간 다리 역할을 하는 장치.
■ 연구 배경
AI에이전트, LLM 등 대규모 AI 응용이 널리 활용되면서, 메모리 용량에 대한 수요도 함께 늘고 있습니다. 이에 따라 CPU에 더 많은 메모리를 유연하게 연결할 수 있는 메모리 연결 기술에 대한 관심이 높아지고 있습니다. 대표적인 메모리 연결 기술로 CXL이 특히 주목받고 있습니다.
이러한 흐름은 학계에 국한되지 않습니다. 최근에는 실제 CXL 제품과 프로토타입을 개발·활용하는 산업계에서도 이를 기반으로 한 연구 결과가 잇따라 발표되고 있습니다. 이번 ISCA 2026에는 CXL을 주제로 한 기업 논문이 메타(Meta)와 파네시아로부터 각각 1편씩, 총 2편 채택됐습니다.
■ 파네시아 논문 주요 내용
파네시아는 이번 논문을 통해 차세대 CXL 컨트롤러 및 이를 탑재한 스위치 구조를 소개합니다. 각각의 핵심 차별점은 다음과 같습니다.
1. 차세대 CXL 컨트롤러: 설계 최적화를 통한 지연시간 단축
먼저 CXL 컨트롤러는 설계를 최적화해 지연시간을 단축합니다. CXL은 PCIe***와 동일한 물리 인터페이스를 사용하는데, 이 때문에 CXL 초기 단계에는 신속한 개발을 위해 PCIe IP를 수정해 CXL 컨트롤러를 만드는 것이 자연스러운 선택이었습니다. 다만 이 과정에서 PCIe에 맞춰 설계된 동작이 그대로 남아 추가적인 지연이 발생할 수 있습니다. 차세대 CXL 기술은 이를 개선해 더 낮은 지연시간을 제공합니다.
***PCIe(피씨아이 익스프레스): 저장장치·GPU 등 주변 기기를 CPU에 연결하는 데 주로 사용되는 연결 표준.
대표적인 예가 계층 간 동기화 오버헤드 절감입니다. 초기 단계의 CXL 컨트롤러는 일반적으로 PCIe 컨트롤러와 마찬가지로 계층마다 버퍼를 따로 두고 타이밍을 개별적으로 관리했습니다. 이로 인해 내부 계층(레이어) 간에 데이터를 주고받을 때 동기화에 일정 수준의 지연이 발생하는 구조적 특성이 있었습니다. 파네시아가 제안하는 차세대 CXL 컨트롤러 기술은 이와 달리 서로 다른 계층이 버퍼를 공유하는 구조 등을 통해 동기화 오버헤드를 대폭 줄입니다. 이 외에도 계층별 추가 최적화를 통해 컨트롤러 지연시간을 한층 낮춥니다.
2. 패브릭 스위치: 포트-기반 라우팅 지원을 통한 연결 최적화
차세대 CXL 스위치의 핵심 차별점은 포트-기반 라우팅(PBR, Port-Based Routing)의 지원입니다. 포트-기반 라우팅은 각 장치에 할당된 식별번호(포트 ID)를 기반으로 데이터를 전송하는 방식입니다. PCIe와 초기 단계 CXL에서 사용되던 계층-기반 라우팅(HBR, Hierarchy-Based Routing)이 트리(tree) 구조라고도 불리는 계층 구조로만 장치를 연결할 수 있었던 것과 달리, 포트-기반 라우팅에서는 장치들을 자유로운 형태로 연결할 수 있습니다. 이렇게 장치들이 서로 얽혀 짜인 구조를 직물에 빗대어 '패브릭(fabric)'이라 부릅니다.
차세대 CXL 스위치는 포트-기반 라우팅과 계층-기반 라우팅을 모두 지원해, 이러한 패브릭 위에서 장치 간 연결을 원하는 형태로 구성함으로써 데이터 이동 경로를 최적화합니다. 이를 통해 여러 장치가 연결된 상황에서도 데이터 전송을 유연하게 스케줄링하여 안정적인 성능을 제공합니다. 여기에 차세대 CXL 컨트롤러를 탑재해 지연시간 또한 낮춥니다.
결과적으로 파네시아가 제안하는 차세대 CXL 패브릭 스위치는, 그동안 CXL 메모리 확장에 주로 활용돼 온 ‘MHD(Multi-Headed Device, 다중 연결 장치)를 CPU에 직접 연결하는 방식’ 대비, 더 큰 규모의 메모리 확장을 가능케 하면서도 유사한 수준의 지연시간과 향상된 시스템 총 대역폭을 동시에 달성했습니다. 연구 결과에 따르면, 기존의 초기 단계 CXL의 경우 CXL 메모리에 연결 가능한 서버 개수가 수 개 수준으로 제한됩니다. 반면 파네시아가 제안하는 차세대 CXL 패브릭 스위치는 연결 규모를 서버 수십 대 이상으로 끌어올릴 수 있으며, 논문에 수록된 평가에서는 서버를 64개 연결하고도 안정적인 성능을 유지할 수 있음을 보였습니다.
파네시아 정명수 대표는 "CPU와 장치 사이에 스위치를 추가하면 일반적으로 요구되는 메모리 접근 지연시간을 만족하기 어렵다는 인식이 있어, 그동안 확장 규모를 더 키우기 어려운 측면이 있었음에도 MHD를 CPU에 직접 연결하는 방식이 주로 사용되는 추세였다"며 "이번 연구는 이러한 특성이 CXL이나 CXL 스위치 본연의 한계가 아니라 초기 단계 CXL의 특성일 뿐이며, 표준과 관련 제품이 성숙해짐에 따라 해결될 수 있는 문제임을 보였다"고 설명했습니다. 이어 "차세대 CXL 컨트롤러가 탑재된 패브릭 스위치를 활용하면 고객이 원하는 ▲높은 확장성 ▲낮은 지연시간 ▲안정적인 처리 성능을 모두 갖춘 메모리 확장을 실현할 수 있다는 점을 입증했다는 데 의의가 있다"고 덧붙였습니다.
한편 파네시아는 ISCA에서 소개한 차세대 CXL 스위치를 추가로 고도화해 ‘PCIe 6.4-CXL 3.2 퓨전 스위치’를 개발했으며, 현재 사전배포 칩을 확보한 상태입니다. 차세대 CXL 컨트롤러의 경우에는 기술 고도화 뿐만 아니라 최신 표준인 CXL 4.0 기능까지 더해 ‘PCIe 7.0-CXL 4.0 콤보 IP’로 제품화를 마쳤습니다. 파네시아의 이번 ISCA 2026 논문 발표는 현지시각 기준 6월 29일 인더스트리 세션(Industry Session)에서 진행됩니다.
■ Availability
파네시아의 파트너사는 PCIe 6.4-CXL 3.2 퓨전 스위치의 사전배포 칩 및 파일럿 시스템, PCIe 7.0-CXL 4.0 콤보 IP제품을 요청할 수 있습니다. 사전배포 칩, 제품, 파트너십에 대한 추가 정보는 sales@panmnesia.com 을 통해 문의할 수 있습니다.
■ 파네시아 개요
파네시아는 AI 인프라를 더욱 효율적으로 구성하기 위한 링크솔루션을 개발하는 기업입니다. AI 인프라를 위한 솔루션의 일환으로 PCIe/CXL 컨트롤러, PCIe/CXL 스위치를 개발하였으며, 이 외에도 XLink(UALink, NVLink와 같은 가속기 중심 링크), HBM 등 다양한 연결/반도체 기술을 통합한 하이브리드 링크 구조를 공개한 바 있습니다. 이러한 기술력을 인정받아 지난 2024년에는 Series A 라운드에서 약 800억원의 자금을 확보하고, 3,400억원대의 기업가치를 인정받았습니다.
